Legea Scalării Tau a companiei Huawei se confruntă cu cea mai mare provocare din partea instrumentelor de automatizare a proiectării electronice (EDA), potrivit lui Huang Yu, cercetător-șef pentru EDA în domeniul semiconductorilor la Huawei.
La nivelul dispozitivului, accentul se pune pe optimizarea structurilor tranzistorilor și a interconexiunilor, pentru a reduce constantele de timp ale dispozitivului chiar la sursă.
Al doilea nivel este cel al legăturilor (link layer), pe care l-a descris drept principalul domeniu de inovare al companiei.
Al treilea nivel este cel al cipului, unde proiectarea integrată hardware-software (co-design) permite crearea unor noi arhitecturi.
Al patrulea nivel este cel al sistemului, care cuprinde tehnologii precum „supernodurile” și interconexiunile la scară de rack, necesitând protocoale de comunicare mai performante și viteze superioare.
„Cea mai mare provocare pentru Legea Scalării Tau (t) rezidă în instrumentele EDA”, a declarat Huang, adăugând că și tehnologia de fabricație, ingineria și proiectarea sistemelor ridică, la rândul lor, dificultăți.
Huawei a prezentat oficial Legea Scalării Tau (t) în luna mai. Propus de He Tingbo, președintele diviziei de semiconductori a Huawei, acest principiu conturează o nouă abordare a dezvoltării industriei semiconductorilor.
Teoria își propune să depășească limitările Legii lui Moore – care, în mod tradițional, s-a bazat pe scalarea tranzistorilor pentru a îmbunătăți performanța – într-un context în care dispozitivele se apropie de limitele fizice, iar costurile de producție cresc.
Legea Scalării Tau (t) propune „scalarea în timp” (time scaling) ca alternativă la scalarea geometrică, concentrându-se pe reducerea propagării semnalului și a întârzierilor de procesare în cadrul sistemelor electronice.
În luna octombrie, Huawei a lansat seria Mate 90, toate modelele fiind echipate cu cipul Kirin 9050 Pro, bazat pe tehnologia „LogicFolding” asociată cu Legea de Scalare Tau (t); acest lucru marchează tranziția teoriei de la stadiul de concept la cel de produs comercial.
Compania a anunțat că tehnologia LogicFolding a fost comercializată pentru prima dată în seria Kirin 9050.
În loc să se limiteze la simpla suprapunere a mai multor cipuri, această abordare integrează, încă de la început, un design tridimensional la nivel de sistem, distribuind circuitele logice în locații optime și proiectând simultan mai multe pastile de siliciu (dies) ca un singur cip unitar.
Această metodă reduce lungimea traseelor de semnal, crește densitatea tranzistorilor și îmbunătățește atât performanța, cât și eficiența energetică.