TSMC anunță nodul de fabricație N2 (clasă 2nm), pentru următoarea generație de electronice high-end

TSMC a dezvăluit cea mai nouă versiune a tehnologiei sale de fabricație pentru semiconductoare, nodul de fabricație N2 promițând îmbunătățiri majore pe partea de eficiență și performanță. Așteptat pentru jumătatea anului 2025, procesul de fabricație TSMC N2 va fi primul care folosește tranzistori cu tehnologie GAAFET (gate-all-around field-effect cu nano-foi de carbon).

Inclus în clasa tehnologiilor de fabricație pe 2nm, procesul TSMC N2 folosește echipamente de litografiere EUV (extreme-ultraviolet) de ultimă generație și va fi pus în producție de risc (la scară redusă) în a doua jumătate a anului 2024.

Noul tip de tranzistor GAAFET pune accent în primul rând pe reducerea consumului de energie și mai puțin pe creșterea densității acestora. Asta ar putea pune dificultate dezvoltatorii de acceleratoare grafice și procesoare de înaltă complexitate, strategia creșterii numărului de tranzistori pentru îmbunătățirea performanțelor devenind rapid nefezabilă. Confruntați cu perspectiva unor cip-uri prea mari și prea scump de fabricat, giganți precum NVIDIA, Samsung și AMD ar putea fi nevoiți să investească masiv în dezvoltarea de noi micro-arhitecturi pentru cip-urile din portofoliu, care să livreze mai multă performanță cu mai puțini tranzistori.

Însă cel puțin în primă etapă, prima versiune a procesului de fabricație N2 ar trebui să livreze îmbunătățiri suficiente pe partea de performanță și eficiență, cât să justifice saltul de la actualele tehnologii de fabricație N7, N5 și chiar N3, cel din urmă fiind așteptat după jumătatea anului în curs.

Însă comparat cu versiunea optimizată a procesului de fabricație TSMC N3E (clasă 3nm), saltul de performanță de aproximativ 10% promis de succesorul N2 ar putea să nu fie de ajuns, în condițiile în care dezvoltatorii nu se vor putea baza nici pe creșterea densității de tranzistori pentru facilitarea unor microprocesoare mai puternice.